# BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-33087 (P2000-33087A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.CL'

冀別記号

ΡI

テーヤンート・(参考)

A 6 1 B 8/00

G01S 15/89

A61B 8/00

G01S 15/89

В

#### 審査請求 未請求 請求項の数1 OL (全 28 頁)

(21)出題番号

特顯平11-148454

(22)出廣日

平成11年5月27日(1999, 5, 27)

(31) 優先権主張番号 085718

(32)優先日

平成10年5月28日(1998.5.28)

(33)優先権主張国

米国 (US)

(71)出題人 398038580

ヒューレット・パッカード・カンパニー HEWLETT-PACKARD COM

PANY

アメリカ合衆国カリフォルニア州パロアル

ト ハノーパー・ストリート 3000

(72)発明者 パーナード・ジェイ・サポード

アメリカ合衆国マサチューセッツ州01810, アンドオーパー, ハイランド・ロード・

243

(74)代理人 100063897

弁理士 古谷 馨 (外2名)


最終頁に続く

#### (54) 【発明の名称】 グループ内プロセッサを有するフェーズドアレイ音響装置

#### (57)【要約】 (修正有)

【課題】 大きさ、コスト及び複雑性において実用的であり、かつ動く器官の画像を捉えるために充分に高速で動作する超音波撮像装置を提供する。

【解決手段】 各グループ内受信プロセッサ44は、接続されたサブアレイのトランスデューサ素子から、送信音響ビームからのエコーに呼応してトランスデューサ信号を遅延させて加算する遅延及び加算素子を含む。また、グループ内受信プロセッサに接続される幾つかの処理チャンネルを含む受信ビームフォーマ46を含み、各処理チャンネルは、グループ内受信プロセッサから受信した信号を遅延させることによってエコーから受信ビームを合成するビームフォーマ遅延と、処理チャンネルからの信号を受信して加算するビームフォーマ加算器50を含む。



#### 【特許請求の範囲】

【請求項1】 被検体部位を画像化するためのフェーズ ドアレイ音響装置であって:多数のトランスデューサ素 子を含む送信アレイ (30A) と;被検体部位に放射され る送信音響ビームを生成するように構成及び配列されて いる前記トランスデューサ素子に接続される幾つかの送 信ビームフォーマチャンネル (411、412、・・・41日) を含 む送信ビームフォーマ (40) と;幾つかの受信サブアレ イ (42<sub>1</sub>、42<sub>2</sub>、・・・42<sub>N</sub>) に割り付けられている多数のト ランスデューサ素子を含む受信アレイ (308) と;前記 幾つかの受信サブアレイに接続する幾つかのグループ内 受信プロセッサ(441、442、…44N)と、このグループ 内受信プロセッサの各々が前記接続するサブアレイの前 記トランスデューサ素子から、前記送信音響ビームから のエコーに呼応してトランスデューサ信号を受信するよ うに配列され、前記グループ内受信プロセッサの各々

前記受信したトランスデューサ信号を遅延させるように 配列されている遅延素子(1181、1182、・・・118a)を形 成する電荷結合素子(230)と、

前記遅延されたトランスデューサ信号を受信して、前記 遅延されたトランスデューサ信号を加算するように構成 されている加算素子(120)とを含み、

受信ビームフォーマ (46) と、この受信ビームフォーマ (46) が、

前記幾つかのグループ内受信プロセッサに接続されてい る幾つかの処理チャンネル(481、48z、・・・48n)と、こ の処理チャンネルの各々が前記グループ内受信プロセッ サから受信した遅延信号によって前記エコーから受信ビ ームを合成するように構成及び配列されているビームフ 30 ォーマ遅延機構を含み、

前記処理チャンネルから信号を受信して加算するように 構成及び配列されているビームフォーマ加算機構(50) とを含み、そして;前記受信ビームフォーマから受信し た信号を基にして前記被検体部位の画像を形成するよう に構成及び配列されている画像生成器 (58) とを含むこ とを特徴とするフェーズドアレイ音響装置。

#### 【発明の詳細な説明】

#### [0001]

ドアレイ撮像システムに関する。より詳細には非常に多 くの数のトランスデューサ素子を有するトランスデュー サアレイを利用した撮像システムに関する。また本発明 は、ビームフォーマ(beamformer)チャンネルよりも多 数のトランスデューサ素子を有するトランスデューサア レイを含む撮像システムに関する。

#### [0002]

【従来の技術】フェーズドアレイ超音波撮像システム は、人体内部位のリアルタイム画像を作るのに利用され

ッチを用いた単一の超音波トランスデューサアレイに結 合しているか、もしくは送信トランスデューサアレイと 受信トランスデューサアレイに別々に結合しているか の、いずれかの多チャンネル送信ビームフォーマと多チ ャンネル受信ビームフォーマが含まれる。送信ビームフ ォーマは、周期電気パルスを発生し、それらを個々のト ランスデューサ素子に事前に決められたタイミングシー ケンスで印加する。トランスデューサは電気パルスに応 答し、トランスデューサアレイから事前に決められた方 向に伝搬する送信ビームを形成するように位相調整され た対応する圧力波を放射する。

【0003】 送信ビームが人体を通過する際、音響エネ ルギーの一部が異なる音響特性を有する組織構造からト ランスデューサアレイに向かって散乱されて戻って来 る。受信トランスデューサアレイ(これは送信アレイと 同一である場合もある)は、圧力パルスを対応する電気 パルスに変換する。組織構造から散乱した超音波エネル ギーは、異なる距離のために、個々のトランスデューサ に異なった時間で戻る。トランスデューサの各々は、増 幅されて受信ビームフォーマの処理チャンネルの1つに 与えられる電気信号を生成する。受信ビームフォーマ は、加算素子に接続された補償遅延素子を有する複数の 処理チャンネルを持つ。システムは、個々のチャンネル に対する遅延値を選択して、選択部位から散乱されたエ コーを集める。その結果として遅延信号が加算される と、選択部位に対応する信号から強い信号が生成される が、しかし異なる時間に対応する他の部位から到達する 信号がランダムな位相関係を有しており、したがって消 滅するように干渉する。補償遅延素子の相対遅延が、ト ランスデューサアレイに対する受信ビームの向きを制御 する。したがって受信ビームフォーマは、動的に受信ビ ームを所望の方向に向けることが出来、またビームを所 望の深度に集束することが出来る。

【0004】撮像データを集めるために、送僧ビームフ ォーマはトランスデューサアレイが超音波ビームを所望 の走査パターン上に分布する複数の送信走査線に沿って 放射するように向ける。送信ビーム毎に、受信ビームフ ォーマに接続される受信トランスデューサアレイが、選 択された向きを有する1つ又は幾つかの受信ビームを合 【発明の属する技術分野】本発明は、超音波、フェーズ 40 成する。送信及び受信ビームは、楔形状音響画像を作る ために所定の角間隔で生成された往復ビーム、あるいは 平行四辺形音響画像を作るために所定の線間隔で生成さ れた往復ビーム(例えば「質量中心」ビーム)を形成す

【0005】今日の医療用超音波撮像システムの殆ど は、一次元トランスデューサアレイを採用して対象部位 を通る二次元画像の断片を形成する。しかしながら医療 従事者による三次元画像を望む声は益々高まっている。 三次元撮像データを得ることは、超音波装置に機械的に ている。このような撮像システムには、送信/受信スイ 50 第二の次元に移動する一次元トランスデューサアレイを

3

用いるか、もしくは二次元トランスデューサアレイを用いることにより可能となる。機械的走査方法は好ましい 画像を提供することが出来るが、この方法は三次元デー タセットを得るのに数分を要する。データを得る間に被 検体の器官が動いてしまうこともあり得る。したがって いくつかの理由により、二次元トランスデューサアレイ を用いることが望ましい。

【0006】二次元アレイ(もしくはエレベーションアパーチャー(elevation aperture)制御に用いられる1. 5次元トランスデューサアレイでも)は数百から数千個のトランスデューサ素子を有する場合がある。これら大型アレイの根本的問題は、例えば今日一般的である128チャンネルシステムのような、信号処理チャンネル数の限られた受信ビームフォーマにそれらをどのように接続するかというところにある。幾つかの解決策が提案されている。

【0007】1つの手法では、ビームフォーマに接続するべきトランスデューサ素子の数を少なくしたグループを選択するアナログマルチプレクサが採用されている。その後選択された素子のグループは、音響線各々について電子的に更新される。しかしながらこの手法においては、常に活動状態であるのは小さい音響開口だけであった。

【0008】もう一つの手法では、各々が受信素子のグループに接続される幾つかのサブアレイ受信プロセッサが用いられる。サブアレイプロセッサは、それらの出力を従来型ビームフォーマに供給する。プロセッサは、利用できるビームフォーマチャンネルに接続可能な受信素子の数を効果的に増やすためにアナログ移相器を含んでも良い。しかしながら移相器を利用すると、1つのサブアレイ中の利用できる効果的遅延量が制約され、したがってサブアレイ中の素子の数を制限してしまうことになる。

【0009】かわりに、信号処理チャンネルを数百あるいは数千本有するビームフォーマを作成し、個々のチャンネルを1つのトランスデューサ素子に接続する構成を試みることも可能である。このような配列は恐らく非常に高価なものとなり、実用的ではない。さらにこの配列は、トランスデューサアレイを包含するトランスデューサハンドル(transducer handle)及びエレクトロニクスボックスをビームフォーマに接続するトランスデューサケーブル中に現実的ではない数のワイヤを必要とする。

#### [0010]

【発明が解決しようとする課題】トランスデューサ素子
にパルスを発生させるために、従来型超音波システムは
通常パルス発生器を使って送信案子をトリガする。パル
ス発生器は、所望の遅延値に到達するまでクロックサイクルをカウントするための、さらにクロックサイクルをカウントするための、さらにクロックサイクルをカウントして所望のパルス幅及びパルス数を得るための
50 オーマから受信した信号に基づいて形成するように構成

同期式カウンタを使用する。一般的には1つの同期式カウンタが1つのトランスデューサ素子に接続されているので、そのような大型の二次元トランスデューサアレイに接続されたシステムには、送信パルスを与えるために数百又は数千の同期式カウンタが必要とされ、これには多大な電力と空間が必要である。さらに非常に多数のトランスデューサ素子に接続された従来型の超音波システムには、大きい遅延と細密な遅延解像度を有する遅延線を持つ受信ビームフォーマチャンネルが多数必要とされる。

【0011】一般に二次元又は三次元画像を与えるためには、大型トランスデューサアレイを用いた超音波撮像システムが必要である。このシステムは、その大きさ、コスト及び複雑性において実用的である必要があり、また動く器官の画像を捉えるために充分に高速で動作することが必要である。

#### [0012]

【課題を解決するための手段】本発明は、多数のトランスデューサ素子を持つトランスデューサアレイを用いた 超音波撮像装置又は方法に関し、またビームフォーマチャンネル数よりも著しく多い数のトランスデューサ素子を持つトランスデューサアレイを用いた超音波撮像装置 又は方法に関する。装置は寸法、コスト、複雑性において実用的であり、充分に高速であって動く器官の二次元又は三次元画像を与える。

【0013】一つの態様においては、被検体部位を画像 化するためのフェーズドアレイ音響装置は、幾つかの送 信サブアレイに割り付けられた多数のトランスデューサ 素子を含む送信アレイと、幾つかの受信サブアレイに割 り付けられた多数のトランスデューサ索子を含む受信ア レイとが含まれる。また装置は、被検体部位に向けられ る送信音響ビームを発生するように構成されて配列され た、送信サブアレイに接続する幾つかのグループ内送信 プロセッサと、受信サプアレイに接続する幾つかのグル ープ内受信プロセッサとを含む。各グループ内受信プロ セッサは、接続されたサブアレイのトランスデューサ素 子から、送信音響ビームからのエコーに呼応してトラン スデューサ信号を受信するように配列される。各グルー プ内受信プロセッサは、受信したトランスデューサ信号 を遅延させて加算するように構成された遅延及び加算素 子を含む。また装置は、グループ内受信プロセッサに接 続される幾つかの処理チャンネルを含む受信ビームフォ ーマを含み、各処理チャンネルは、グループ内受信プロ セッサから受信した信号を遅延させることによってエコ ーから受信ビームを合成するように構成されて配列され たビームフォーマ遅延と、処理チャンネルからの信号を 受信して加算するように構成されて配列されたビームフ ォーマ加算器(加算接続点(summing junction))とを 含む。画像生成器は、被検体部位の画像を受信ビームフ

されて配列されている。

【0014】この態様には以下の特徴の内の1つ以上が含まれる。

【0015】フェーズドアレイ音響装置は、送信遅延プロフィールをグループ内送信プロセッサに同時に提供するように構成及び配列され、また受信遅延プロフィールをグループ内受信プロセッサに同時に提供するように構成とび配列されたコントローラを含む。送信及び受信遅短でロフィールは、1つのグループ内送信プロセッサ及び1つのグループ内受信プロセッサにそれぞれ接続するがでは、の遅延素子及び幾つかの加算素子を含む。送信及び受信トランスデューサ素子に関連した信号遅延によるように構成とび自体を遅延させるように構成及び自体を受けるというに構成とび自体を受けるというに構成とび自体を受けるというに構成とび自体にある。

【0016】フェーズドアレイ音響装置は、グループ内送信プロセッサの各々に送信番号を提供するように構成及び配列されたコントローラを含む。グループ内送信プロセッサは、送信番号から、そのグループ内送信プロセッサの送信トランスデューサ素子に関連する送信遅延値を計算するように構成及び配列された、少なくとも1つの遅延プロセッサを含む。またフェーズドアレイ音響装置は、グループ内受信プロセッサの各々に受信数を提供するように構成及び配列されたコントローラを含む場合もある。グループ内受信プロセッサは、受信数から、そのグループ内受信プロセッサの受信トランスデューサ素子に関連した受信遅延値を計算するように構成及び配列された、少なくとも1つの遅延プロセッサを含む。遅延プロセッサは加算器であっても良い。

【0017】フェーズドアレイ音響装置は、送信サプアレイ間の相対遅延を制御するためのグループ内送信プロセッサに送信信号を提供するように構成及び配列された幾つかの送信処理チャンネルを含む送信ビームフォーマ 30を含む。

【0018】グループ内送信プロセッサは、選択された 遅延値を有するパルスを発生するように構成及び配列さ れたシフトレジスターを含む。グループ内送信プロセッ サは、送信トランスデューサ素子を励起するために用い られる幾つかの遅延信号のうちの1つを選択するように 構成及び配列されたマルチプレクサを含む。グループ内 送信プロセッサは、シフトレジスターの発生したパルス の1つを選択し、送信トランスデューサ素子に提供する ように構成及び配列されたシフトレジスター及びマルチ 40 プレクサの両方を含む。

【0019】グループ内送信プロセッサはプログラム可能な遅延線を含む。プログラム可能な遅延線にはデュアルクロック(dual clock)フリップフロップが含まれる。

【0020】フェーズドアレイ音響装置は、被検体部位付近に配置可能であり、トランスデューサ素子を保持するように構成されたハンドルを含む。またハンドルは、グループ内送信プロセッサを収容するように構成されている。

【0021】フェーズドアレイ音響装置は、被検体部位付近に配置可能であり、トランスデューサ素子を保持するように構成されるハンドルを含み、グループ内送信プロセッサを収容するように構成されたコネクタを含む。【0022】グループ内受信プロセッサは、トランスデューサ信号を遅延させ、加算素子に遅延したトランスデューサ信号を提供するように構成された幾つかの遅延素子を含む。グループ内受信プロセッサは、トランスデューサ信号を遅延させて加算するように構成された幾つか

6

【0023】グループ内受信プロセッサは、トランスデューサ信号を遅延させるように構成及び配列された、以下の素子の内の1つを含む。その素子とは、電荷結合素子、アナログRAM、サンプルアンドホールド(sample -and-hold)回路、能動フィルタ、L-Cフィルタ、スイッチキャパシタフィルタである。

【0024】グループ内受信プロセッサは遅延及び加算素子を有する加算遅延線を含む。またグループ内受信プロセッサは、受信トランスデューサ索子からの信号を加算遅延線の選択されたタップへと接続するように構成及び配列されたクロスポイントスイッチも含む。またクロスポイントスイッチは、幾つかの受信トランスデューサ素子からの信号を加算遅延線の少なくとも1つのタップに接続するように構成及び配列されていても良い。

【0025】グループ受信プロセッサは、提供された信号に重みつき利得(weighted gain)を加え、重みつき利得信号を加算遅延線の少なくとも1つのタップに接続するように配列された、クロスポイントスイッチに接続する固定利得増幅器のネットワークを含む。

【0026】グループ内受信プロセッサは、幾つかの遅延素子を有するタップ付遅延線を含む。タップ付遅延線は、遅延素子間に位置して入力タップに接続する幾つかの加算素子を含む。代替的にタップ付遅延線は、遅延素子間に位置する幾つかの出力タップを含んでも良い。またグループ内受信プロセッサは、入力又は出力タップに接続し、タップの1つを選択し、そして受信ビームフォーマの処理チャンネルに接続する出力を与えるように配列されたマルチプレクサを含んでいても良い。代替的にグループ内受信プロセッサはまた、入力又は出力タップに接続する少なくとも2つのマルチプレクサを含んでいても良く、この場合マルチプレクサは、重みつき利得信号を提供するように構成及び配列されている。

【0027】フェーズドアレイ音響装置は、被検体部位付近に配置可能で、トランスデューサ素子を収容するように構成されているハンドルを含み、この場合グループ内受信プロセッサは、ハンドル内に配置されるように集積した状態(すなわち1つ又は幾つかの集積回路と個別の素子を例えばプリント回路基板上に載せた状態)に構成されている。

50 【0028】フェーズドアレイ音響装置は、被検体部位

付近に配置可能で、トランスデューサ素子を収容するよ うに構成されているハンドルを含み、また集積した状態 (すなわち1つ又は幾つかの集積回路と個別の素子を例 えばブリント回路基板上に載せた状態)に構成されたグ ループ内受信プロセッサを収容するように構成されてい るコネクタを含む。

【0029】グループ内受信プロセッサは、遅延索子に 並列に接続し、被検体部位の幾つかの領域からの信号を 受信するように配列された幾つかの加算素子を含んでい

【0030】受信ビームフォーマは、並列受信ビームフ ォーマを形成するために並列に接続された幾つかの処理 チャンネルを含んでいても良い。並列処理チャンネルは グループ内受信プロセッサに接続されており、また幾つ かの受信ビームを同時に合成するように構成及び配列さ れている。

【0031】他の態様においては、被検体部位を画像化 するためのフェーズドアレイ音響装置は、幾つかの送信 サプアレイに割り付けられた多数のトランスデューサ素 多数のトランスデューサ素子を含む受信アレイとを含ん でいる。またこの装置は、送信サブアレイに接続し、被 検体部位に向けられる送信音響ビームを発生するように 構成及び配列された、幾つかのグループ内送信プロセッ サも含む。受信ビームフォーマは多数の処理チャンネル を含んでおり、処理チャンネルの各々は、トランスデュ ーサ素子から受信した信号を遅延させることにより、エ コーから受信ビームを合成するように構成及び配列され たビームフォーマ遅延機構と、処理チャンネルからの信 号を受信して加算するように構成及び配列されたビーム 30 フォーマ加算機構(加算接続点)とを含む。画像生成器 は、被検体部位の画像を受信ビームフォーマから受信し た信号に基づき形成するように構成及び配列される。

【0032】この態様は以下の特徴の1つ以上を含む。

【0033】フェーズドアレイ音響装置は、グループ内 送信プロセッサに送信遅延プロフィールを同時に提供す るように構成及び配列されたコントローラを含む。送信 遅延プロフィールは、グループ内送信プロセッサの1つ に接続される送信トランスデューサ素子に関連した信号 遅延値を含む。

【0034】フェーズドアレイ音響装置は、グループ内 送信プロセッサ各々に送信数を提供するように構成及び 配列されたコントローラを含む。グループ内送信プロセ ッサは、送信数から、そのグループ内送信プロセッサの 接続される送信トランスデューサ素子に関連する送信遅 延値を計算するように構成及び配列された少なくとも1 つの遅延プロセッサを含む。遅延プロセッサは加算器で

【0035】フェーズドアレイ音響装置は、送信サブア レイ間の相対遅延を制御するためのグループ内送信プロ 50 ネルを含む受信ビームフォーマを含み、処理チャンネル

セッサへと送信信号を提供するように構成及び配列され た幾つかの送信処理チャンネルを含む送信ビームフォー

【0036】グループ内送信プロセッサは、選択された 遅延値を有するパルスを発生するように構成及び配列さ れたシフトレジスターを含む。グループ内送信プロセッ サは、送信トランスデューサ素子を励起するために用い られる幾つかの遅延信号の1つを選択するように構成及 び配列されたマルチプレクサを含む。グループ内送信プ 10 ロセッサは、シフトレジスターによって発生されたパル ス列の1つを選択し、送信トランスデューサ素子へと提 供するように構成及び配列されたシフトレジスター及び マルチプレクサの両方を含む。

【0037】グループ内送信プロセッサはプログラム可 能な遅延線を含む。プログラム可能な遅延線はデュアル クロックフリップフロップを含む。

【0038】フェーズドアレイ音響装置は、被検体付近 に配置可能であり、トランスデューサ素子を収容するよ うに構成されるハンドルを含む。またハンドルは、集積 子を含む送信アレイと、受信ビームフォーマに接続する 20 した状態(すなわち1つ又は幾つかの集積回路と個別の 素子を例えばプリント回路基板上に載せた状態)に構成 されたグループ内送信プロセッサを収容するように構成 される。

> 【0039】フェーズドアレイ音響装置は、被検体付近 に配置可能であり、トランスデューサ素子を収容するよ うに構成されるハンドルを含み、集積した状態(すなわ ち1つ又は幾つかの集積回路と個別の素子を例えばプリ ント回路基板上に載せた状態) に構成されたグループ内 送信プロセッサを収容するように構成されたコネクタを 含む。

【0040】他の態様においては、被検体部位を画像化 するためのフェーズドアレイ音響装置は、送信ビームフ ォーマに接続される多数のトランスデューサ素子を含む 送信アレイと、幾つかの受信サブアレイに割り付けられ る多数のトランスデューサ素子を含む受信アレイを含 む。送信ビームフォーマは、トランスデューサ素子に接 続され、また被検体部位へと放射される送信音響ビーム を発生するように構成及び配列される幾つかの送信ビー ムフォーマチャンネルを含む。装置は受信サブアレイに 40 接続される幾つかのグループ内受信プロセッサを含む。 グループ内受信プロセッサの各々は、送信音響ビームか らのエコーに呼応してトランスデューサ信号を、接続し たサプアレイのトランスデューサ素子から受信するよう に配列されている。グループ内受信プロセッサの各々 は、受信したトランスデューサ信号を遅延させるように 配列された遅延素子を形成する幾つかの電荷結合素子 と、遅延されたトランスデューサ信号を受信して加算す るように構成された加算素子とを含む。また装置は、グ ループ内受信プロセッサに接続する幾つかの処理チャン

の各々は、グループ内受信プロセッサから受信した信号 を遅延させることによりエコーから受信ビームを合成す るように構成及び配列されたビームフォーマ遅延機構 と、処理チャンネルからの信号を受信して加算するよう に構成及び配列されたビームフォーマ加算機構(加算接 続点)とを含む。画像生成器は、被検体部位の画像を受 信ビームフォーマから受信した信号に基づき形成するよ うに構成及び配列される。

【0041】この態様は以下の特徴の内の1つ以上を含 t.

【0042】フェーズドアレイ音響装置は、受信遅延プ ロフィールをグループ内受信プロセッサに同時に提供す るように構成及び配列されたコントローラを含む。受信 遅延プロフィールは、グループ内受信プロセッサの1つ に接続される受信トランスデューサ素子に関連した信号 遅延値を含む。

【0043】グループ内受信プロセッサは、選択された 周波数の選択されたクロック信号をその信号遅延値に基 づいて電荷結合素子に提供するように構成されたマルチ プレクサを含む。

【0044】フェーズドアレイ音響装置は、グループ内 受信プロセッサの各々に受信数を提供するように構成及 び配列されたコントローラを含む。グループ内受信プロ セッサの各々は、受信数から、グループ内受信プロセッ サに接続される受信トランスデューサ素子に関連する受 信遅延値を計算するように構成及び配列された少なくと も1つの遅延プロセッサを含む。遅延プロセッサは加算 器である。

【0045】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であってトランスデューサ素子を収容す 30 るように構成されたハンドルを含む。またハンドルは、 集積した状態に構成されたグループ内送信プロセッサを 収容するように構成されている。

【0046】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であってトランスデューサ素子を収容す るように構成されるハンドルを含み、また集積した状態 に構成されたグループ内送信プロセッサを収容するよう に構成されたコネクタを含む。

【0047】グループ内受信プロセッサは、電荷結合素 子に接続し、被検体部位の幾つかの領域からの信号を並 40 行して受信するように配列される幾つかの並列加算素子 を含む。

【0048】他の態様においては、被検体部位を画像化 するためのフェーズドアレイ音響装置は、送信ビームフ オーマに接続される多数のトランスデューサ素子を含む 送信アレイと、幾つかの受信サブアレイに割り付けられ た多数のトランスデューサ素子を含む受信アレイとを含 む。送信ビームフォーマは、トランスデューサ索子に接 続される幾つかの送信ビームフォーマチャンネルを含

ように構成及び配列されている。装置は受信サプアレイ に接続する幾つかのグループ内受信プロセッサを含む。 グループ内受信プロセッサの各々は、接続するサブアレ イのトランスデューサ素子から、送信音響ビームからの エコーに呼応してトランスデューサ信号を受信するよう に配列されている。グループ内受信プロセッサの各々 は、受信したトランスデューサ信号を遅延させるように 配列される遅延素子を形成する幾つかのサンプルアンド ホールド回路と、遅延したトランスデューサ信号を受信 10 して加算するように構成された加算素子とを含む。また 装置は、グループ内受信プロセッサに接続する幾つかの 処理チャンネルを含む受信ビームフォーマを含んでお り、処理チャンネルの各々はグループ内受信プロセッサ から受信した信号を遅延させることによりエコーから受 信ビームを合成するように構成及び配列されたビームフ オーマ遅延機構と、処理チャンネルからの信号を受信し て加算するように構成及び配列されたビームフォーマ加 算機構(加算接続点)とを含む。画像生成器は、被検体 部位の画像を受信ビームフォーマから受信した信号に基 20 づいて形成するように構成及び配列されている。

10

【0049】この態様は以下の特徴の内の1つ以上を含

【0050】フェーズドアレイ音響装置は、グループ内 受信プロセッサへと受信遅延プロフィールを同時に提供 するように構成及び配列されたコントローラを含む。受 信遅延プロフィールは、グループ内受信プロセッサの1 つに接続する受信トランスデューサ素子に関連する信号 遅延値を含む。

【0051】グループ内受信プロセッサは、選択された 遅延値を得るために選択されたクロック信号をサンプル アンドホールド回路に提供するように構成されたマルチ プレクサを含む。

【0052】フェーズドアレイ音響装置は、グループ内 受信プロセッサの各々に受信数を提供するように構成及 び配列されたコントローラを含む。グループ内受信プロ セッサの各々は、受信数から、グループ内受信プロセッ サに接続する受信トランスデューサ素子に関連した受信 遅延値を計算するように構成及び配列された少なくとも 1つの遅延プロセッサを含む。遅延プロセッサは加算器

【0053】グループ内受信プロセッサは、加算遅延線 を形成するように配列されたサンプルアンドホールド回 路及び幾つかの加算素子を含む。またグループ内受信プ ロセッサは、受信トランスデューサ素子から加算遅延線 の選択されたタップへと信号を接続するように構成及び 配列されたクロスポイントスイッチを含む。クロスポイ ントスイッチは、受信トランスデューサ素子の幾つかか ちの信号を加算遅延線の少なくとも1つのタップへと接 続するように構成及び配列されている。グループ内受信 み、被検体部位に放射される送信音響ビームを発生する 50 プロセッサは、クロスポイントスイッチに接続する固定 利得増幅器のネットワークを含み、ネットワーク及びク ロスポイントスイッチは、重みつき利得を信号に加え、 重みつき利得信号を加算遅延線の少なくとも1つのタッ プに接続するように配列されている。

【0054】グループ内受信プロセッサは、入力タップ を有するタップ付遅延線を形成するように配列されたサ ンプルアンドホールド回路を含む。タップ付遅延線は、 入力タップに接続されサンプルアンドホールド回路の間 に位置する加算索子を含む。グループ内受信プロセッサ は、入力タップに接続され入力タップの1つを選択する ように配列されたマルチプレクサを含む。代替的にグル ープ内受信プロセッサは、入力タップに接続する少なく とも2つのマルチプレクサを含むものでも良く、この場 合このマルチプレクサは重みつき利得信号を提供するよ うに構成及び配列されている。

【0055】グループ内受信プロセッサは、出力タップ を有するタップ付遅延線を形成するように配列されたサ ンプルアンドホールド回路を含む。グループ内受信プロ セッサは、出力タップに接続され、かつ出力タップの1 つを選択して受信ビームフォーマの処理チャンネルに接 20 続する出力を提供するように配列されたマルチプレクサ を含んでいても良い。代替的にグループ内受信プロセッ サは、出力タップに接続する少なくとも2つのマルチプ レクサを含むものでも良く、この場合このマルチプレク サは出力タップから重みつき利得信号を提供するように 構成及び配列されている。

【0056】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されるハンドルを含む。またハンドル は、集積した状態に構成されるグループ内送信プロセッ 30 サを収容するようにも構成される。

【0057】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されるハンドルを含み、また集積した状 態に構成されるグループ内送信プロセッサを収容するよ うに構成されたコネクタを含む。

【0058】グループ内受信プロセッサは、サンプルア ンドホールド回路に接続され、被検体部位の幾つかの領 域からの信号を並行して受信するように配列される幾つ かの並列加算素子を含む。

【0059】他の態様においては、被検体部位を画像化 するためのフェーズドアレイ音響装置は、送信ビームフ ォーマに接続する多数のトランスデューサ素子を含む送 借アレイと、幾つかの受信サブアレイに割り付けられた 多数のトランスデューサ素子を含む受信アレイとを含 む。送信ビームフォーマは、トランスデューサ素子に接 続され被検体部位へと放射される送信音響ビームを発生 するように構成及び配列されている幾つかのビームフォ ーマチャンネルを含む。装置は、受信サブアレイに接続

12 プ内受信プロセッサの各々は、接続するサブアレイのト ランスデューサ素子から、送信音響ビームからのエコー に呼応してトランスデューサ信号を受信するように配列 されている。グループ内受信プロセッサの各々は、受信 したトランスデューサ信号を遅延させるように配列され た遅延素子を形成する幾つかのアナログRAM素子と、 遅延したトランスデューサ信号を受信して加算するよう に構成された加算索子を含む。また装置は、グループ内 受信プロセッサに接続した幾つかの処理チャンネルを含 む受信ビームフォーマを含み、処理チャンネルの各々 は、グループ内受信プロセッサから受信した信号を遅延 させることによってエコーから受信ビームを合成するよ うに構成及び配列されたビームフォーマ遅延機構と、処 理チャンネルから信号を受信して加算するように構成及 び配列されたビームフォーマ加算機構(加算接続点)と を含む。画像生成器は、被検体部位の画像を受信ビーム フォーマから受信した信号に基づいて形成するように構

【0060】この態様は以下の特徴の内の1つ以上を含 t.

成及び配列されている。

【0061】フェーズドアレイ音響装置は、受信遅延プ ロフィールをグループ内受信プロセッサへと同時に提供 するように構成及び配列されたコントローラを含む。受 信遅延プロフィールは、グループ内受信プロセッサの1 つに接続する受信トランスデューサ素子に関連する信号 遅延値を含む。

【0062】グループ内受信プロセッサは、トランスデ ューサ信号の選択された遅延を得るために選択されたク ロック信号をアナログRAM素子に提供するように構成 されたマルチプレクサを含む。

【0063】フェーズドアレイ音響装置は、グループ内 受信プロセッサの各々に受信数を提供するように構成及 び配列されたコントローラを含む。グループ内受信プロ セッサの各々は、受信数からグループ内受信プロセッサ に接続される受信トランスデューサ素子に関連する受信 遅延値を計算するように構成及び配列された少なくとも 1つの遅延プロセッサを含む。遅延プロセッサは加算器

【0064】グループ内受信プロセッサは、加算遅延線 40 を形成するように配列されたアナログRAM寮子及び幾 つかの加算素子を含む。またグループ内受信プロセッサ は、受信トランスデューサ素子からの信号を加算遅延線 の選択されたタップへと接続するように構成及び配列さ れたクロスポイントスイッチを含む。クロスポイントス イッチは、受信トランスデューサ素子の幾つかからの信 号を加算遅延線の少なくとも1つのタップに接続するよ うに構成及び配列されている。グループ内受信プロセッ サは、クロスポイントスイッチに接続する固定利得増幅 器のネットワークを含み、ネットワーク及びクロスポイ する幾つかのグループ内受信プロセッサを含む。グルー 50 ントスイッチは、重みつき利得を信号に加え、重みつき

利得信号を加算遅延線の少なくとも1つのタップに接続 するように配列されている。

【0065】グループ内受信プロセッサは、入力タップ を有するタップ付遅延線を形成するように配列されたア ナログRAM素子を含む。タップ付遅延線は、アナログ RAM素子の間に位置する入力タップに接続する幾つか の加算案子を含む。グループ内受信プロセッサは、入力 タップに接続され入力タップの1つを選択するように配 列されたマルチプレクサを含んでも良い。代替的にグル ープ内受信プロセッサは、入力タップに接続する少なく 10 とも2つのマルチプレクサを含んでも良く、この場合マ ルチプレクサは重みつき利得信号をタップから提供する ように構成及び配列されている。

【0066】グループ内受信プロセッサは、出力タップ を有するタップ付遅延線を形成するように配列されたア ナログRAM案子を含む。タップ付遅延線は、アナログ RAM素子の間に位置する幾つかの出力タップを含む。 グループ内受信プロセッサは、出力タップに接続され、 出力タップの1つを選択しかつ受信ビームフォーマの処 たマルチプレクサを含んでいても良い。代替的にグルー プ内受信プロセッサは、出力タップに接続する少なくと も 2 つのマルチプレクサを含むものでも良く、この場合 マルチプレクサは出力タップから重みつき利得信号を提 供するように構成及び配列されている。

【0067】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されたハンドルを含む。またハンドル は、集積した状態に構成されるグループ内送信プロセッ サを収容するように構成されている。

【0068】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されるハンドルを含み、そして集積した 状態に構成されるグループ内送信プロセッサを収容する ように構成されたコネクタを含む。

【0069】グループ内受信プロセッサは、アナログR AM素子に接続され被検体部位の幾つかの領域からの信 号を並行して受信するように配列される幾つかの並列加 算案子を含む。

【0070】他の態様においては、被検体部位を画像化 40 するためのフェーズドアレイ音響装置は、送信ビームフ ォーマに接続する多数のトランスデューサ素子を含む送 信アレイと、幾つかの受信サブアレイに割り付けられた 多数のトランスデューサ素子を含む受信アレイとを含ん でいる。送信ビームフォーマは、トランスデューサ素子 に接続されて被検体部位へと放射される送信音響ビーム を発生するように構成及び配列されている幾つかのビー ムフォーマチャンネルを含む。装置は、受信サプアレイ に接続する幾つかのグループ内受信プロセッサを含む。 グループ内受信プロセッサの各々は、接続するサプアレ 50 するように構成及び配列されたコントローラを含む。受

イのトランスデューサ素子から、トランスデューサ信号 を送信音響ビームからのエコーに呼応して受信するよう に配列されている。グループ内受信プロセッサの各々 は、受信したトランスデューサ信号を遅延させるように 配列された遅延素子を形成する幾つかの能動アナログフ ィルタ回路と、遅延したトランスデューサ信号を受信し て加算するように構成された加算案子を含む。また装置 は、グループ内受信プロセッサに接続された幾つかの処 理チャンネルを含む受信ピームフォーマを含み、処理チ ャンネルの各々は、グループ内受信プロセッサから受信 した信号を遅延させることによってエコーから受信ビー ムを合成するように構成及び配列されたビームフォーマ 遅延機構と、処理チャンネルから信号を受信して加算す るように構成及び配列されたビームフォーマ加算機構

14

(加算接続点) とを含む。画像生成器は、被検体部位の 画像を受信ビームフォーマから受信した信号に基づいて 形成するように構成及び配列されている。

【0071】他の態様においては、被検体部位を画像化 するためのフェーズドアレイ音響装置は、送信ビームフ 理チャンネルに接続する出力を提供するように配列され 20 ォーマに接続する多数のトランスデューサ案子を含む送 信アレイと、幾つかの受信サブアレイに割り付けられた 多数のトランスデューサ素子を含む受信アレイとを含ん でいる。送信ビームフォーマは、トランスデューサ案子 に接続されて被検体部位へと放射される送信音響ビーム を発生するように構成及び配列されている幾つかのピー ムフォーマチャンネルを含む。装置は、受信サブアレイ に接続する幾つかのグループ内受信プロセッサを含む。 グループ内受信プロセッサの各々は、接続するサブアレ イのトランスデューサ索子から、トランスデューサ信号 を送信音響ビームからのエコーに呼応して受信するよう 30 に配列されている。グループ内受信プロセッサの各々 は、受信したトランスデューサ信号を遅延させるように 配列された遅延素子を形成する幾つかのスイッチキャパ シタフィルタ回路と、遅延したトランスデューサ信号を 受信して加算するように構成された加算案子を含む。ま た装置は、グループ内受信プロセッサに接続された幾つ かの処理チャンネルを含む受信ビームフォーマを含み、 処理チャンネルの各々は、グループ内受信プロセッサか ら受信した信号を遅延させることによってエコーから受 信ビームを合成するように構成及び配列されたビームフ オーマ遅延機構と、処理チャンネルから信号を受信して 加算するように構成及び配列されたビームフォーマ加算 機構(加算接続点)とを含む。画像生成器は、被検体部 位の画像を受信ビームフォーマから受信した信号に基づ いて形成するように構成及び配列されている。

> 【0072】上記2つの態様は以下の特徴の1つ以上を 含む。

【0073】フェーズドアレイ音響装置は、受信遅延プ ロフィールをグループ内受信プロセッサへと同時に提供 信遅延プロフィールは、グループ内受信プロセッサの1 つに接続する受信トランスデューサ素子に関連する信号 遅延値を含む。

【0074】グループ内受信プロセッサは、トランスデ ューサ個号の選択された遅延を得るために選択されたス イッチ信号を能動アナログフィルタ回路に提供するよう に構成されたマルチプレクサを含む。

【0075】フェーズドアレイ音響装置は、グループ内 受信プロセッサの各々に受信数を提供するように構成及 び配列されたコントローラを含む。グループ内受信プロ 10 セッサの各々は、受信数から、グループ内受信プロセッ サに接続された受信トランスデューサ素子に関連する受 信遅延値を計算するように構成及び配列された少なくと も1つの遅延プロセッサを含む。遅延プロセッサは加算 器である。

【0076】グループ内受信プロセッサは、加算遅延線 を形成するように配列された能動アナログフィルタ回路 又はスイッチキャパシタフィルタ回路、及び幾つかの加 算素子を含む。またグループ内受信プロセッサは、受信 トランスデューサ素子から加算遅延線の選択されたタッ 20 プへと信号を接続するように構成及び配列されたクロス ポイントスイッチを含む。クロスポイントスイッチは、 受信トランスデューサ素子の幾つかからの信号を加算遅 延線の少なくとも1つのタップに接続するように構成及 び配列されている。グループ内受信プロセッサは、クロ スポイントスイッチに接続する固定利得増幅器のネット ワークを含み、ネットワーク及びクロスポイントスイッ チは重みつき利得を信号に加え、重みつき利得信号を加 算遅延線の少なくとも1つのタップに接続するように配 列されている。

【0077】グループ内受信プロセッサは、入力タップ を有するタップ付遅延線を形成するように配列された能 動アナログフィルタ回路又はスイッチキャパシタフィル タ回路を含む。タップ付遅延線は、能動アナログフィル タ回路又はスイッチキャパシタフィルタ回路の間に位置 する入力タップに接続する幾つかの加算素子を含む。グ ループ内受信プロセッサは、入力タップに接続されて入 カタップの1つを選択するように配列されたマルチプレ クサを含んでいても良い。代替的にグループ内受信プロ チプレクサを含んでも良く、この場合マルチプレクサは 重みつき利得信号を出力から提供するように構成及び配

【0078】グループ内受信プロセッサは、出力タップ を有するタップ付遅延線を形成するように配列された能 動アナログフィルタ回路又はスイッチキャパシタフィル タ回路を含む。グループ内受信プロセッサは、出力タッ プに接続されて、出力タップの1つを選択して受信ビー ムフォーマの処理チャンネルに接続される出力を提供す るように配列されたマルチプレクサを含んでも良い。代 50 された方向への送信音響ビームを発生させるステップ

**替的にグループ内受信プロセッサは、出力タップに接続** する少なくとも2つのマルチプレクサを含んでも良く、 この場合マルチプレクサは出力タップから重みつき利得 信号を提供するように構成及び配列されている。

16

【0079】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されるハンドルを含む。またハンドル は、集積した状態に構成されたグループ内送信プロセッ サを収容するように構成されている。

【0080】フェーズドアレイ音響装置は、被検体部位 付近に配置可能であって、トランスデューサ素子を収容 するように構成されるハンドルを含み、集積した状態に 構成されるグループ内送信プロセッサを収容するように 構成されたコネクタを含む。

【0081】グループ内受信プロセッサは、能動アナロ グフィルタ回路又はスイッチキャパシタフィルタ回路に 接続され、被検体部位の幾つかの領域からの信号を並行 して受信するように配列された幾つかの並列加算案子を

【0082】他の態様においては、被検体部位を画像化 するための方法は、幾つかのグループ内送信プロセッサ に接続される幾つかの送信サブアレイに割り付けれられ た多数のトランスデューサ素子を含む送信アレイを与え るステップと、グループ内送信プロセッサにより、選択 された方向への送信音響ピームを発生させるステップ と、そして送信音響ビームを送信アレイから被検体部位 へと放射するステップとを含む。またこの画像化法は、 遅延及び加算素子を含む幾つかのグループ内受信プロセ ッサに接続される幾つかの受信サブアレイに割り付けら 30 れた多数のトランスデューサ素子を含む受信アレイを与 えるステップと、幾つかのグループ内受信プロセッサ及 びビームフォーマ加算機構に接続する、幾つかの処理チ ャンネルを含む受信ビームフォーマを与えるステップ と、トランスデューサ素子により送信音響ビームからエ コーを検知し、受信したトランスデューサ信号をグルー プ内受信プロセッサに供給するステップと、1つの受信 サブアレイから1つのグループ内受信プロセッサに与え られるトランスデューサ信号を遅延及び加算し、この遅 延及び加算された信号をグループ内受信プロセッサから セッサは、入力タップに接続する少なくとも2つのマル 40 ビームフォーマチャンネルの1つに供給するステップ と、ピームフォーマチャンネル内でグループ内受信プロ セッサからの信号に基づき受信ビームを合成するステッ プと、そして受信ビームフォーマから受信した信号に基 づきその部位の画像を形成するステップとを含む。

> 【0083】他の態様においては、被検体部位を画像化 するための方法は、幾つかのグループ内送信プロセッサ に接続される幾つかの送信サブアレイに割り付けれられ た多数のトランスデューサ素子を含む送信アレイを与え るステップと、グループ内送信プロセッサにより、選択

と、そして送信音響ビームを送信アレイから被検体部位 へと放射するステップとを含む。また画像化法は、受信 ビームフォーマに接続する多数のトランスデューサ素子 を含む受信アレイを与えるステップと、トランスデュー サ素子により送信音響ビームからエコーを検知し、受信 したトランスデューサ信号をピームフォーマチャンネル に供給するステップと、選択された遅延をトランスデュ ーサ信号に加え、その遅延した信号を加算することによ り受信ビームをビームフォーマチャンネル内で合成する ステップと、そして受信ビームフォーマから受信した信 10 号に基づきその部位の画像を形成するステップとを含 む。

【0084】他の態様においては、被検体部位を画像化 するための方法は、送信ビームフォーマに接続する多数 のトランスデューサ素子を含む送信アレイを与えるステ ップと、送信音響ビームを発生させるステップと、そし て音響ビームを被検体部位へと放射するステップとを含 む。また画像化法は、遅延及び加算素子を含む幾つかの グループ内受信プロセッサに接続される幾つかの受信サ を含む受信アレイを与えるステップと、幾つかのグルー プ内受信プロセッサ及びピームフォーマ加算機構に接続 する、幾つかの処理チャンネルを含む受信ビームフォー マを与えるステップと、トランスデューサ素子により送 信音響ビームからエコーを検知し、受信したトランスデ ューサ信号をグループ内受信プロセッサに供給するステ ップと、1つの受信サブアレイから1つのグループ内受 信プロセッサに供給されるトランスデューサ信号を遅延 及び加算し、この遅延及び加算された信号をグループ内 受信プロセッサからビームフォーマチャンネルの1つに 30 供給するステップと、ビームフォーマチャンネル内でグ ループ内受信プロセッサからの信号に基づき受信ビーム を合成するステップと、そして受信ビームフォーマから 受信した信号に基づきその部位の画像を形成するステッ プとを含む。

#### [0085]

【発明の実施の形態】図1を参照すると、フェーズドア レイ超音波撮像システム(10)は、トランスデューサハ ンドル (14) 内に位置するトランスデューサ素子 (12) のアレイを含んでいる。トランスデューサハンドル(1 4) は、トランスデューサケーブル(16) とトランスデ ューサコネクタ (18) を介してエレクトロニクスボック ス (20) に接続されている。エレクトロニクスボックス (20) は、キーボード(22)とインターフェースで連結 され、画像信号をディスプレイ(24)へと供給する。ト ランスデューサアレイ (12) は、二次元アレイ、大型の 一次元アレイ又は1.5次元アレイとして配列した数百も しくは数千ものトランスデューサ素子を含む。トランス デューサアレイ (12) は、選択された領域 (例えば円

イに配列されたトランスデューサ素子を有していても良 い。代替的にトランスデューサ素子が、セミランダム (semi-random) パターンに分布していても良い。トラ ンスデューサハンドル (14) は、送信パルス発生器と、 関連の高電圧ドライバ、低ノイズ受信前置増幅器そして 遅延及び加算回路を含む。重要なのは、一実施例におい て、素子が小さな体積内に集積されてトランスデューサ ハンドル (14) 内に配置されていることである。トラン スデューサケーブル (16) は、信号線、電力線、クロッ ク線及びデジタル制御線とアナログ基準電流線を含むシ リアルデジタルデータ線を含む。

18

【0086】代替的にトランスデューサアレイ(12) は、同じトランスデューサ索子を使用して送信ビームを 放射しまた受信ビームを検知する。この方式の場合、撮 像システム (10) には、送信ピームフォーマと受信ピー ムフォーマを動作モードにより切り替えるための送信/ 受信スイッチ (図1には図示されていないT/Rスイッ チ) が含まれる。T/Rスイッチは、N個のトランスデ ューサ素子に接続するN個の独立したスイッチを含む。 プアレイに割り付けられた多数のトランスデューサ素子 20 超音波エネルギーの送信中、スイッチは素子を送信ビー ムフォーマに接続し、受信ビームフォーマを保護する。 送信ビームを放射した後、T/Rスイッチはトランスデ ューサ索子を受信ビームフォーマに接続する。

> 【0087】図2を参照すると、他の実施例において は、超音波撮像システム(10)は、被検体の人体器官の 三次元画像データを得るための、例えば3000個のトラン スデューサ素子を有する二次元トランスデューサアレイ (30) を利用している。トランスデューサアレイ(30) は、3000個のトランスデューサ素子を、各々のグループ が5×5=25個の素子を含む120個のサブアレイにまと められている。撮像システム (10) は、トランスデュー サ素子の約半数を超音波エネルギーの送信に使用し、残 りの半分を超音波エネルギーの受信に使用する。送信及 び受信素子は、アレイ (30) 中にランダムに分布してい る。送信及び受信素子を分けることにより、装置にはT /Rスイッチが不要となり、これによって装置の複雑性 が低減される。

【0088】さらに撮像システム(10)では、トランス デューサケーブル (16) (図1)内に、大きくかさばっ 40 て柔軟性に乏しく実用的ではない3000本の導体を使用す る必要がなくなる。 トランスデューサハンドル (14) は、3000本の結線(32)により30個の集積回路(341、3 42、…3430)へと接続する120個のサブアレイを含む。 トランスデューサケーブル (16) は、集積回路からの出 力を供給する120本の出力線(全て36Aと表示)及び24本 の制御及び電力線(全て368と表示)とを含む。集積回 路(34)の各々は、200ナノ砂幅の送信パルスを発生す る一組のデジタルパルス発生器と、そしてトランスデュ ーサ素子が超音波を放射するように励起するために使用 形、環状パターン)に分布する別個の送信及び受信アレ 50 される170Vに送信パルスを増幅する高電圧ドライバ回

路とを含むものでも良い。また集積回路の各々は、低ノイズ受信前置増幅器と、グループ内受信ビーム形成を実施するためのアナログ遅延回路と、デジタル制御回路とを含むものでも良い。低ノイズ受信前置増幅器は、トランスデューサ信号を前置増幅し、グループ内受信ビーム形成を選択された遅延値を信号に与えることにより実行する遅延回路へ前置増幅された信号を提供する。グループ内送信及び受信素子による総電力損は2ワット以下である。

【0089】図3は、M個のグループ内送信プロセッサ 10 に接続するM個の送信サブアレイ (30A) と、N個のグ ループ内受信プロセッサに接続するN個の受信サブアレ イ (30B) に分割されたトランスデューサアレイ (30) (図2) を有する撮像システム (10) のブロック図であ る。より詳細には、送信サブアレイ(311、312、…3 1m) はグループ内送信プロセッサ (381、382、…38m) にそれぞれ接続し、さらにプロセッサは送信ビームフォ ーマ (40) のチャンネル (411、412、・・・41m) に接続し ている。受信サブアレイ(421、422、…421)はグルー プ内受信プロセッサ (441、442、…44m) にそれぞれ接 20 続し、さらにプロセッサは受信ビームフォーマ (46) の 処理チャンネル (481、482、・・・48n) に接続している。 図4及び図5に関連して述べられるように、グループ内 送信プロセッサの各々(381)は、送信パルスを提供す る1個以上のデジタルパルス発生器と、接続するトラン スデューサ素子を励起するように送信パルスを増幅する 1個以上の電圧ドライバとを含む。代替的にグループ内 送信プロセッサの各々(38i)は、従来型送信ビームフ ォーマから信号を受信するプログラム可能な遅延線を含 んでも良い。例えば、超音波システムHP Sonos 5500か らの送信出力が、トランスデューサ素子にではなくグル ープ内送信プロセッサに接続される。

【0090】図11及び図12に関連して述べるように、グ ループ内受信プロセッサ (44i) の各々は、加算遅延線 又は加算素子(加算接続点)に接続する幾つかのプログ ラム可能な遅延素子を含む場合がある。グループ内受信 プロセッサ (44i) は、個々のトランスデューサ信号を 遅延させ、遅延した信号を加算し、そして加算された信 号を受信ビームフォーマ (46) のチャンネルの1つ (48 i) に提供する。代替的に1つのグループ内受信プロセ ッサが、加算された信号を並列受信ビームフォーマの幾 つかの処理チャンネル(481)に提供する。並列受信ビ ームフォーマは、幾つかの受信ビームを同時に合成する ように構成されている。またグループ内受信プロセッサ の各々 (44i) は、幾つかの領域から同時に信号を受信 するように幾つかの加算遅延線(又は各々のグループが 1つの加算接続点に接続するプログラム可能な遅延案子 のグループ)を含んでも良い。

【0091】システムコントローラ (52) は、マイクロ ロックサイクルをカウントする。 7 ビットシフトレジスプロセッサ及び関連のメモリを含み、撮像システム (1 50 ター (66) は、各々が8個の異なる遅延値を有する8つ

0) の動作を制御するように設計されている。システムコントローラ (52) は、遅延コマンドをバス (53) を介して送信ビームフォーマチャンネルに提供し、またバス (54) を介してグループ内送信プロセッサに遅延コマンドを提供する。遅延データは、生成された送信ビームを楔形送信パターン、平行四辺形送信パターン又は三次元送信パターンを含むその他のパターンの送信走査線上に向けて集束させる。

20

【0092】またシステムコントローラ (52) は、遅延 コマンドをバス (55) を介して受信ビームフォーマのチ ャンネルに提供し、またバス (56) を介してグループ内 受信プロセッサに遅延コマンドを提供する。加えられた 相対遅延は合成された受信ビームの向き及びフォーカス を制御する。受信ビームフォーマチャンネルの各々 (48) i) は、受信した信号深度の関数として利得を制御する 可変利得増幅器と、合成されたビームのビーム方向制御 及び動的集束を達成するために音響データを遅延させる 遅延素子とを含む。加算素子(50)は、ビームフォーマ チャンネル (481、482、…484) からの出力を受信し、 その出力を加算してその結果であるビームフォーマ信号 を画像生成器(58)へ提供する。ビームフォーマ信号 は、受信走査線に沿って合成された受信超音波ピームを 表わす。画像生成器 (58) は、合成された多数の往復ビ ームにより精査された部位の画像をセクタ形パターン、 平行四辺形パターン又は三次元パターンを含むその他の パターンに構成する。

【0093】送信及び受信ピームフォーマの両方は、例 えば米国特許4、140、022号、5、469、851号又は5、345、426 号(これらは全て参考資料として添付)に記述されるア ナログ又はデジタルのビームフォーマであって良い。 【0094】システムコントローラは、送信ビームフォ ーマチャンネル(41:)中の「粗い」遅延値及びグルー プ内送信プロセッサ (38i) の「細かな」遅延値を使用 することによりトランスデューサ素子のタイミングを制 御する。トランスデューサ素子への送信パルスの発生方 法は幾つかある。図4に示すように、パルス発生器(6 0) は、幾つかの遅延値を送信回路(70)に供給するシ フトレジスター (66) にパルス遅延信号を提供する。送 信回路(70)は、送信トランスデューサ素子を駆動する 40 ための高電圧パルスを提供する。代替的に図5に示され るように、パルス発生器 (60) は、送信回路に接続する 遅延線 (80) にパルス遅延信号を提供しても良い。遅延 線は、送信トランスデューサ素子を駆動するための高電 圧パルスを供給する送信回路に遅延値を提供する。

【0095】図6を参照すると、デジタルパルス発生器 (60) は同期カウンタ (62、64) を含む。同期カウンタ (62) はパルス遅延「M」を提供し、同期カウンタ (64) は「N」個の送信パルス及びそれらの幅についてクロックサイクルをカウントする。 7 ビットシフトレジスター (66) は、各々が8個の異なる遅延値を有する8つ

の異なるバージョンのパルス列を発生するのに必要な7個の遅延値を持つ7つの基準パルスを提供する。図7は、送信ビームの指向角度(steering angle)によって1つのサブアレイから他のサブアレイへと変える、送信トリガに対してのパルス遅延(M)を示すタイミング図である。送信パルスの数(N)は送信モードによる。Bモード撮像においては、単一のパルスが個々の送信事象について送信される、一方ドップラー撮像においては、通常は幾つかのパルスが個々の送信事象について送信される。

【0096】シフトレジスター(66)は、基準パルスを 図8に示す送信回路に(70)提供する。送信回路(70) は、マルチプレクサ (72) と、レベルシフタ (74) を有 する高電圧ドライバと、さらに送信ドライバトランジス タ (76、78) とを含む。マルチプレクサ (72) は、8つ の基準送信パルスをシフトレジスター(66)から受信す る。提供された遅延値に基づき、マルチプレクサ(72) は基準パルスの1つを選択し、選択された基準パルスを レベルシフタ (74) へと供給する。さらにレベルシフタ (74) は、トランスデューサアレイ(30A)(図2)の 送信素子を駆動するための送信ドライバトランジスタ (76、78) にその信号を供給する。マルチプレクサ(7 2) は、従来型のシステムで使用される、同期カウンタ を有する7個のデジタルパルス発生器を置き換えるもの である。マルチプレクサは同期カウンタよりも小さい電 力を消費し、占める空間も小さいため、送信回路(70) を使用するグループ内送信プロセッサは消費電力もより 小さく、占める空間もより小さい。したがってグループ 内送信プロセッサもしくは送信ビームフォーマ全体さえ も、トランスデューサハンドル(14)もしくはコネクタ 30 (18) 内に集積化することが可能であり、いずれの場合 にも電子素子用の空間が限られ、電力の消費が限られて いる。

【0097】代替的にパルス発生器(60)は、図9に示 すプログラム可能な遅延線(80)に接続される。プログ ラム可能な遅延線 (80) は、グループ内送信プロセッサ 各々について組み込まれている。一般にプログラム可能 な遅延線は、同期カウンタよりも占める空間は小さい が、消費電力は大きい。電力を節約するために、プログ ラム可能な遅延線(80)には、図10に示すデュアルクロ ックフリップフロップ回路 (90) が含まれる。デュアル クロックフリップフロップ回路(90)は、2つの相補形 クロックを使用する。出力状態に変化が無い場合、クロ ックがアクティブであってもVddから電流が引き出され ることはない。Dフリップフロップをクロックすること に関連する全ての電力損は、加熱を防止するためにトラ ンスデューサハンドル (14) の外部に配することができ るクロックドライバ回路内で発生する。デュアルクロッ クフリップフロップ (90) の使用は他に電力損を減らす ために同期カウンタ内で利用される。

【0098】図11及び図12は、グループ内受信プロセッ サ(441、442、・・・444)(図3)の異なる実施例を示 す。図11を参照すると、加算遅延線(100)は、トラン スデューサアレイ (30B) のサプアレイの1つ(42i)を 形成する受信トランスデューサ (281、282、···28m) か ら信号を受信する。加算遅延線(100)は、遅延素子(1 081、1082、…108x+1) 及び加算素子(加算接続点) (1101、1102、・・・110x) に接続する可変クロスポイン トスイッチ (104) を含む。受信トランスデューサの各 10 々 (281) は、前置増幅器/調節器 (1021) に信号を提 供し、前置増幅された信号はその後可変クロスポイント スイッチ (104) により1つの選択されたタップ (10 61) 又は幾つかの選択されたタップ(1061) に同時に向 けられる。したがって加算遅延線(100)は、タップ(1 06:) 間のトランスデューサ信号の補間を可能にして前 置増幅されたトランスデューサ信号に加えられる遅延の 微調整を実現する。すなわちトランスデューサ信号は、 2つの異なる利得によって重みつけし、2つのタップ (1061) へと送ることが可能であり、これは単一の遅延 20 秦子により提供される遅延よりも小さい遅延を実現す る。この種の補間は、線形重みつけ(すなわち重みつけ 信号の大きさは合計1となる)もしくは単一の遅延値を 使用した場合に得られるものと同じ信号の大きさを与え る非線形重みつけを利用することができる。

22

【0099】また加算遅延線(100)は、所望の遅延値からの波長の整数である遅延値をプログラムすることによってアナログ遅延素子(1081、1082、・・・108x+1)により与えられる遅延値よりも大きい遅延値を提供することも可能である。代替的に遅延素子(1081、1082、・・・108x+1)によって与えられる遅延よりも大きい遅延(もしくは小さい遅延)を得るために、アナログ移相器を含ませて、信号に移相を加えて遅延に必要とされる相違が与えられる。遅延素子(1081)は、以下に全て説明されるサンブルアンドホールド素子、能動フィルタ素子、もしくはスイッチキャバシタフィルタであって良い。前置増幅器及び調節器(102)は、T/Rスイッチ、前置増幅器及び調節器(102)は、T/Rスイッチ、前置増幅器もしくは可変利得増幅器を含むこともある。最後の遅延素子からの出力(112)は、受信ビームフォーマ(46)の1つの処理チャンネル(481)に結合される。

40 【0100】図12を参照して、他の実施例においては、グループ内アナログ受信プロセッサ (115) には、加算素子 (120) に接続する一組のプログラム可能な遅延線 (1181、1182、・・・118m) が含まれる。出力 (122) から、加算素子 (120) が遅延及び加算された信号を受信ビームフォーマ (46) の1つの処理チャンネル (481) へと提供する。プログラム可能な遅延線の各々 (1181) は、アナログ遅延線としてもしくはデジタル遅延線として実現される。アナログ遅延線 (1181) の各々は、図13~図25に関連して説明されるように、電荷結合素子、アナログRAM、サンブルアンドホールド回路、能動フィ

ルタ、L-Cフィルタ、又はスイッチキャパシタフィルタ を含むことができる。

【0101】図13及び図14を参照すると、プログラム可 能な遅延線(図12に示される)は、それぞれ出力タップ を有する遅延線 (125) 、もしくは入力タップを有する 遅延線 (145) を含む。遅延線 (125) は、8個のスイッ チ (128A、128B、131A、131B、134A、134B、137A、137 B) により2つの固定利得減衰器 (138、140) に接続す る3個の固定遅延秦子(130、133、136)を含む。固定 利得減衰器 (138、140) は、加算接続点(142)に接続 される。遅延素子 (130、133、136) は、それぞれスイ ッチ (129、132、135) により電源 (Vdd) に接続され る。スイッチ (129、132、135) は、節電のために使用 されていない遅延素子からVdd電源を切るために利用さ れる。固定利得減衰器 (138、140) は、出力スイッチ (128A、128B、131A、131B、134A、134B、137A、137B) と共に遅延値の補間を可能にし、単一の遅延素子(13) 0、133又は136) により提供される遅延よりも細かい遅 延制御を得ることができる。遅延素子の各々は、ここで もフィルタ素子又はサンプルアンドホールド遅延素子と することができる。例えば遅延線(125)が、0.7の利得 を与える固定利得減衰器 (138) と0.3の利得を与える固 定利得減衰器(140)を含んでいるとする。各遅延素子 (130、133又は136) は90度の移相を与える。スイッチ (128A、128B、131A、131B、134A、134B、137A、137B) のON/OFFの組み合わせが所望の遅延を備える信号を与

【0102】遅延線(145)は、8個の入力スイッチ(1 48A, 148B, 151A, 151B, 154A, 154B, 157A, 157B) 12 より2個の固定利得減衰器 (158、160) に接続する3個 の固定遅延素子(150、153、156)を含む。遅延素子(1 50、153、156) は、それぞれスイッチ(149、152、15 5) により電源 (Vdd) に接続される。スイッチ(149、1 52、155) は、節電のために使用されていない遅延素子 からVdd電源を切るために利用される。固定利得減衰器 (158、160) は、入力スイッチ (148A、148B、151A、151 B、154A、154B、157A、157B) と共に遅延値の補間を可 能にし、単一の遅延素子 (150、153又は156) により提 供される遅延よりも細かい遅延制御を得ることができ る。各遅延素子は、ここでもフィルタ素子又はサンプル 40 アンドホールド素子とすることができる。

【0103】図15及び図16は、図2のグループ内受信プ ロセッサに使用される、出力タップ及び入力タップをそ れぞれ有するサンプラーチェーン (sampler chain) の 概略図である。図15に示されるサンプラー線(170) は、デジタルクロックによって制御される一連の出力 (1720、1721、・・・1723) 及び一連のサンプルアンドホ ールド素子(174o、1741、・・・174s)を含む。 2 個のサ ンプラーの間には図20に示される単位利得バッファ(18 準 (Nyquist criteria) を満たすために最高信号周波数 成分の少なくとも2倍である。帯域幅を100%サポート するために、クロック周波数は超音波RF中心周波数の 4倍である。これによりRF周期量子化の8分の1毎の 出力遅延値の制御が可能となる。例えば2.5 MHzの超音 波信号では、サンプラー線 (170) は10MHzのクロック周 波数を使用して、200ナノ秒の遅延を得るために50ナノ 秒のタップで4段を有している。

24

【0104】図16に示すサンプラー線(175)は、デジ 10 タルクロックによって制御される一連の入力(1760、17 61、…1763)及び一連のサンプラー(1740、1741、… 1743) を含む。単位利得パッファ(186) は、2個のサ ンプルアンドホールド索子の間に配置される。入力(17 60、1761、・・・1763) により提供される信号は、加算素 子 (1781、1782、1783) によってサンプラー線へと加算 される。ここでもサンプルクロック周波数は、ナイキス ト基準を満たすために最高信号周波数成分の少なくとも 2倍である。サンプラー線 (170又は175) は、図12の遅 延線(1181)として利用される。代替的にサンプルアン 20 ドホールド素子(1741)は、加算素子(1781)と共に図 11に示される加算遅延線(100)として使用される。 【0105】図17、図18、図19を参照して、他の実施例

において、遅延素子 (例えば図11、図12、図13又は図14 に示される) は、サレンアンドキー (Sallen and Key) 方式の2極能動フィルタ (180、182、188) である。2 極能動フィルタ (180) は、加算遅延線 (100) もしくは 遅延線(125又は145)に使用することができる。能動フ ィルタ (180) は、50ナノ秒の遅延を 5 MHzの帯域幅で作

【0106】能動フィルタ(182、188)は、プログラム 可能な遅延を提供し、グループ内受信プロセッサ(11 5) (図12) の遅延線(1181、1182、118R) を置き換え ることができる。能動フィルタ(182)は、単位利得バ ッファ (186) にスイッチ (183a~183f) によって接続 する一組の抵抗 (184a~184f) を利用することによりプ ログラム可能な遅延を提供する。代替的に能動フィルタ (188) は、一組のスイッチ (192) によって単位利得バ ッファ (186) へ接続する一組のキャパシタ (190) を利 用することによりプログラム可能な遅延値を提供する。 選択したスイッチによってフィルタのインピーダンスが 変わり、その結果位相応答(すなわち遅延)が変化す る。遅延素子として利用可能なフィルタトポロジーは他 にもある (例えばY. P. Tsvidis and J. O. Voorman "Integ rated continuous-time filters"IEEEPress、1993を参

【0107】図21及び図22を参照して、他の実施例にお いて、遅延素子はスイッチキャパシタフィルタ (200) である。スイッチキャパシタフィルタ (200) は、積分 器として配列された演算増幅器(A)、キャパシタ(C 6) がある。サンプルクロック周波数は、ナイキスト基 50 1、C2、C3)、スイッチ(S1、S2)を含む。単極双

投スイッチ (S1、S2) は、超音波中心周波数の2倍以上の周波数、例えば10 MHzで動作可能である。図22に示されるように、スイッチ (S1、S2) はMOSFET (SA、SB、Sc、Sp) として実現される。スイッチ信号 (CL K、CLKN) は、選択した周波数の非並行2相クロックから供給される。遅延値は、異なるキャパシタ値もしくは異なるクロック周波数のいずれかを利用することにより変えることができる。これらの遅延素子は抵抗を用いないので、消費電力が比較的低い。利用可能なフィルタトポロジーは他にもいくつかある (例えばM.E. Van Valken 10 burg "Analog Filter Design"CBS College Publishing 1982を参照)。

【0108】図23を参照して、他の実施例において、ア ナログランダムアクセスメモリ (RAM) 秦子 (210) が、プログラム可能な遅延素子として利用される。RA M素子 (210) は、入力スイッチ (2151、2152、…21 5m)及び出力スイッチ(2171、2172、・・・217m)にそれ ぞれ接続するデコーダ (216、218) を使用してM個の入 カサンプル信号を記憶するための一群のM個の記憶キャ パシタ (2141、2142、・・・214a) を含む。入力パッファ (212) は、デコーダ (216) によって制御される入力ス イッチ (215;) により記憶キャパシタ (214;) へと後に 送られるトランスデューサ信号を受信する。出力スイッ チ (2171) に結合するデコーダ (218) は、個々のキャ パシタの電荷を、入力カウンタ(220)と出力カウンタ (222) 間のタイミングの差異により決定される遅延時 間でサンプリングする。したがってトランスデューサ信 号は、入力バッファ (212) から出力パッファ (224) に 送信される間に選択された遅延時間だけ遅延される。ア ナログRAM素子は、ノイズと信号ひずみを低減するた 30 め、超音波トランスデューサ信号を遅延させるために単 ーのキャパシタのみを使用する。

【0109】他の現在の好ましい実施例においては、アナログRAMが出力遅延線(170)と類似の遅延線に使用される。図24は、アナログRAM(2100、2101、2102、2103)、単位利得バッファ(1860、1861、1862、1863)及び一組の出力タップ(2270、2271、2272、2273)を含むプログラム可能な遅延線(225)の概略図である。好ましくはアナログRAMの各々は、2個の図23に示される配憶キャパシタ(2141)を含む。遅延線(225)は、相補クロック信号(CLK、CLKN)によって制御されており、この場合CLK周波数は超音波RF周波数の2倍である。出力タップ(2271)はRF周期の4分の1毎に置かれる。

[0110] 図25を参照して、他の実施例において、プログラム可能な遅延素子は、直列に接続される電界効果トランジスタと一連のキャパシタとを含む電荷結合素子(CCD) (230) として実現される。電荷結合素子は、遅延素子としてもしくは遅延線として使用される。CCD線(230) は、10段CCD(234) にクロック信号を提供する

N:1のマルチプレクサ (232) を含む。CCD (234) は、トランスデューサ信号を入力 (236) において受信し、出力 (238) に到達するまでクロック周期毎に対応する電荷を1つのキャパシタから次のキャパシタへと送る。CCDを通過するのに要する総遅延は、段数とクロック周波数によって決まる。遅延時間は、表1に示すようにクロック周波数を変えることにより制御される。マルチプレクサ (232) は、一組の周波数を受容し、制御入力 (231) により受容された遅延値を基にして適切なクロック周波数 (233) をCCD (234) へ提供する。秦子は、可能なクロック周波数の範囲にわたるクロックフィードスルー (clock feed-through) を除去する幾つかの

26

フィルタを含む。 【0111】 【**表1**】

周波数	運延
10.00 MHz 10.56 11.11 11.76 12.25 13.33 14.29 15.35 16.67 18.18 20.00 22.22 25.00 28.57 33.33 40.00 50.00	1000 nsec 950 900 850 750 700 650 600 550 400 350 350 250

【0112】図26は電荷結合素子を使用するタップ付遅 延線の実用例の概略を示す。タップ付遅延線(240) は、SiO2 絶縁体上に堆積させた金属電極 (2421、2422、 ・・・、2431、2432、・・・、2441、2442、・・・) の狭いピッ チの列と、P形基板中に位置する幾つかのN\*領域(246 1、246z、・・・、2481、2482、・・・)とを含む。N\*領域 (2461、2462、・・・) は、入力タップ(IN1、IN2、・・・) にスイッチ (2471、2472、…) により接続している。 N+領域 (2481、2482、・・・) は、出力タップ (OUT1、OU 40 T<sub>2</sub>、…) にスイッチ (249<sub>1</sub>、249<sub>2</sub>、…) により接続し ている。電極(2421、2422、・・・、2431、2432、・・・、24 41、2442、・・・)は、電極の下に蓄積した電荷を縦に伝 送するように配列された3相クロック(CLK1、CLK2、CL K3) に接続される。遅延線(240)は、超音波トランス デューサ信号を入力タップ(IN1、IN2、・・・)で受信 し、遅延した信号を出力タップ(OUT1、OUT2、・・・)で 提供する。遅延時間は、クロック周波数と入力及び出力 タップの位置により決まる。標準CCDの説明について は、"Charge Coupled Devices and Their Applicatio 50 n"、Beynonら、McGraw Hill、1980に記述されている。

【0113】図3を参照すると、撮像システムは、デー タバス (53~56) により概略が示されるように、遅延値 をグループ内送信及び受信プロセッサと送信及び受信ビ ームフォーマに提供するためのデジタル制御回路を有す ろシステムコントローラ (52) を含む。 ビームフォーマ チャンネルは「粗い」遅延値を受信し、グループ内プロ セッサは「細かい」遅延値を受信する。遅延データのロ ードにより生じるデジタルノイズが微弱な信号を卓越す るので、グループ内受信プロセッサは、微弱なトランス デューサ信号を受信している間、遅延データをロードす 10 ることができない。したがって3000個のトランスデュー サ素子各々への遅延データは、それぞれの音響線に送る 以前にロードされなければならない。素子の各々は、約 4 ピットの遅延データを必要とし、これは送信事象毎に 事前にロードされていなければならない12,000ビットの 制御情報に対応する。高フレーム率で動作させるには、 制御情報が約10マイクロ秒でロードされなければなら ず、これには12,000ピットを16シリアルラインに10マイ クロ秒でロードするために約75MHzのクロックを必要と よってこのロード速度を減じる方法が幾つかある。

【0114】一つの実施例においては、デジタル制御回 路は全てのグループ内受信プロセッサに同じ遅延プロフ ィールを提供する。したがって全てのグループ内プロセ ッサに1つの遅延プロフィールを与えることにより、グ ループ内プロセッサは並行してその遅延データをロード することが可能である。制御回路は、遅延データを1本 のシリアルラインで全てのグループ内プロセッサにロー ドする。例えば25素子を備えるプロセッサは、10 MHzで クロックする1本のシリアルラインで、約10マイクロ砂 30 でロードされる。全てのプロセッサに同じ指向角度を与 えることにより、グループ内プロセッサは音響ビームの 向きを調節する。しかしながら同一の遅延プロフィール をロードされたグループ内プロセッサは音響ビームを集 束することができない。 したがってこの実施例において は、集束させるための音響レンズを用いることが必要と なる場合もある。

【0115】他の実施例においては、グループ内プロセッサは向き調節と集束の両方に使用される。制御回路は、指向角度遅延データをグループ内プロセッサの各々に提供する。個々のプロセッサは、受信ビームをわずかに異なる角度で向けて焦点を得る遅延データを受信する。ロード速度を減じるために、図27に示すように素子各々への遅延データは、個々のグループ内プロセッサ中で幾つかの加算器を使用することによって計算される。【0116】図27に5×5セルのサブアレイに使用される制御回路(250)の概略図を示す。このサブアレイは、グループ内送信プロセッサに接続する12個の送信セルと、グループ内受信プロセッサに接続する13個の受信セルとを含む。制御回路は、増分×値を保持するための

シフトレジスター (252)、増分 y 値を保持するためのシフトレジスター (254) 及び初期値レジスター (256)を含む。増分 x 値及び y 値は、二次元画像平面中の指向角度に直接関わる。送信セルの各々 (260))(X が付されている)は、送信トランスデューサと送信回路 (例えば高電圧ドライバ)とを含む。受信セルの各々 (264))(R が付されている)は、受信トランスデューサと受信前置増幅器とを含み、また使用されるグループ内プロセッサの種類によっては受信回路が含まれる場合もある。全ての送信及び受信セルに遅延データを提供する25個の加算素子(加算接続点) (268i)が設けられる。図27においては、便宜上全ての素子の内i番目の素子だけに符号が付けられている。加算素子は、節電と回路の省スペースのために、ルックアヘッド (lookahead) 析上げ回路を含まない、非同期式のものが好ましい。

28

> 【0118】また図4を参照して、一つの実施例におい ては、送信セル (260) はまた、シフトレジスター (6 6) を含む。送信セル (2601) は、基準パルスを接続 (2 62) を介して受信し、シフトレジスターは8つの遅延 値の内の1つをレベルシフタへ提供する。他の実施例に おいては、シフトレジスター (66) は、送信セル (26 0i)の外に配置され、セルに8つの接続線(262)(便 宜上1本の接続線262:のみを図示する)を介して基準パ ルスを提供する。デジタルパルス発生器(60)は、シフ トレジスター (66) と共にNサイクル長の8つの基準送 信パルスと、送信トリガパルスからM送信クロックサイ クルだけ遅延された8つの異なる追加遅延とを発生す る。次に図5を参照して、他の実施例においては、送信 セル (2621) は遅延線 (80) を含む。送信セル (2621) は、デジタルパルス発生器 (60) から接続 (262i) を介 して基準パルスを受信し、そして遅延線(80)は信号を レベルシフタ (74) へと提供する。

る制御回路(250)の概略図を示す。このサブアレイ 【0119】超音波エコーを検出した後、受信セル(26 は、グループ内送信プロセッサに接続する12個の送信セ 4)は前置増幅された音響データをグループ内受信プロルと、グループ内受信プロセッサに接続する13個の受信 セッサへと提供する。更に図11を参照して、一つの実施セルとを含む。制御回路は、増分×値を保持するための 50 例において、グループ内プロセッサが加算遅延線(10

0) を用いる場合、受信セルの各々(264i) は、前置増 幅された音響データを単一の接続(266))を介して、受 信セルの外に位置する1つの可変利得クロスポイントス イッチ (104) に提供する。すなわち、13個全ての受信 セル (264) からの音響データを受信する可変利得クロ スポイントスイッチはただ1つである。加算遅延線(10 0) を利用する他の実施例においては、受信セルの各々 (264i) が、全ての受信セル (264) についてクロスポ イントスイッチが1つしか用いられなかった場合よりも 少ない数のスイッチを有する1つの可変利得クロスポイ 10 素子を含む送信アレイ (30A) と;被検体部位に放射さ ントスイッチを含む。受信セルの各々(264i)は、音響 データを加算遅延線(100)(図6)へ提供する幾つか の接続 (266) を有する。次に図12を参照して、他の実 施例においては、各受信セル(264)は、前置増幅され た音響データを単一の接続 (2661) を介して1つのプロ グラム可能な遅延素子(1181)へと提供する。グループ 内受信プロセッサは、トランスデューサ信号を13個の受 信セル (264) から受信し、そして加算された信号 (12 2) を受信ビームフォーマのチャンネルの1つに提供す る。遅延素子(118i)により与えられる遅延値によっ て、選択領域から拡散するエコーが加算される。

【0120】その他の実施例は以下を参照されたい。以 下においては、本発明の種々の構成要件の組み合わせか らなる例示的な実施態様を示す。

【0121】1. 被検体部位を画像化するためのフェー ズドアレイ音響装置であって:多数のトランスデューサ 素子を含む送信アレイ (30A) と;被検体部位に放射さ れる送信音響ビームを生成するように構成及び配列され ている前記トランスデューサ素子に接続される幾つかの 送信ピームフォーマチャンネル(411、412、…41m)を 30 含む送信ビームフォーマ (40) と;幾つかの受信サプア レイ (421、422、···42x) に割り付けられている多数の トランスデューサ素子を含む受信アレイ (308) と:前 記幾つかの受信サブアレイに接続する幾つかのグループ 内受信プロセッサ (441、442、…44x) と、このグルー プ内受信プロセッサの各々が前記接続するサプアレイの 前記トランスデューサ素子から、前記送信音響ビームか らのエコーに呼応してトランスデューサ信号を受信する ように配列され、前配グループ内受信プロセッサの各々 が、前記受信したトランスデューサ信号を遅延させるよ 40 うに配列されている遅延素子(1181、1182、···118R) を形成する電荷結合素子 (230) と、前記遅延されたト ランスデューサ信号を受信して、前記遅延されたトラシ スデューサ信号を加算するように構成されている加算素 子 (120) とを含み、受信ビームフォーマ (46) と、こ の受信ビームフォーマ (46) が、前記幾つかのグループ 内受信プロセッサに接続されている幾つかの処理チャン ネル (481、482、・・・48n) と、この処理チャンネルの各 々が前記グループ内受信プロセッサから受信した遅延信

構成及び配列されているビームフォーマ遅延機構を含 み、前配処理チャンネルから信号を受信して加算するよ うに構成及び配列されているビームフォーマ加算機構 (50) とを含み、そして;前配受信ビームフォーマから 受信した信号を基にして前記被検体部位の画像を形成す るように構成及び配列されている画像生成器(58)とを

含むことを特徴とするフェーズドアレイ音響装置。

[0122] 2. 被検体部位を画像化するためのフェー ズドアレイ音響装置であって:多数のトランスデューサ れる送信音響ビームを生成するように構成及び配列され ている前記トランスデューサ素子に接続される幾つかの 送信ビームフォーマチャンネル(411、412、・・・41m)を 含む送信ビームフォーマ(40)と;幾つかの受信サブア レイ (421、422、・・・421) に割り付けられている多数の トランスデューサ素子を含む受信アレイ(308)と;前 記幾つかの受信サブアレイに接続する幾つかのグループ 内受信プロセッサ(441、442、…44n)と、このグルー プ内受信プロセッサの各々が前記接続するサブアレイの 20 前記トランスデューサ素子から、前記送信音響ビームか らのエコーに呼応してトランスデューサ信号を受信する ように配列され、前記グループ内受信プロセッサの各々 が、前記受信したトランスデューサ信号を遅延させるよ うに配列されている遅延素子(1181、1182、···118R) を形成するサンプルアンドホールド回路(1740、1741、 ・・・1743) と、前記遅延されたトランスデューサ信号を 受信して、前記受信したトランスデューサ信号を加算す るように構成されている加算素子(120)とを含み、受 信ビームフォーマ (46) と、この受信ビームフォーマ (46) が、前記幾つかのグループ内受信プロセッサに接 続されている幾つかの処理チャンネル(481、482、…4 8m) と、この処理チャンネルの各々が前記グループ内受 信プロセッサから受信した遅延信号によって前記エコー から受信ビームを合成するように構成及び配列されてい るピームフォーマ遅延機構を含み、前記処理チャンネル から信号を受信して加算するように構成及び配列されて

【0123】3. さらに前配グループ内受信プロセッサ に受信遅延プロフィールを同時に提供するように構成及 び配列されているコントローラを含み、前配受信遅延プ ロフィールが、前記グループ内受信プロセッサの1つに 接続される前記受信トランスデューサ素子に関わる信号 遅延値を含む、1項又は2項に記載のフェーズドアレイ

いるビームフォーマ加算機構 (50) とを含み、そして;

前記受信ビームフォーマから受信した信号を基にして前

記被検体部位の画像を形成するように構成及び配列され

ている画像生成器 (58) とを含むことを特徴とするフェ

ーズドアレイ音響装置。

【0124】4.さらに前記グループ内受信受信プロセ 号によって前記エコーから受信ビームを合成するように 50 ッサの各々に受信数を提供するように構成及び配列され ているコントローラを含み、前配グループ内受信プロセッサの各々が、前配グループ内受信プロセッサの前配受信トランスデューサ素子に関わる受信遅延値を前配受信数から計算するように構成及び配列される少なくとも1個の遅延プロセッサを含む、1項又は2項に記載のフェーズドアレイ音響装置。

【0125】5. 前記グループ内受信プロセッサが、加 算遅延線を形成するように配列されている前記サンプル アンドホールド回路及び幾つかの前記加算素子を含む、 2項に記載のフェーズドアレイ音響装置。

【0126】6. 前記グループ内受信プロセッサが、前記受信トランスデューサ素子から前記加算遅延線の選択されたタップに信号を接続するように構成及び配列されているクロスポイントスイッチをも含む、5項に記載のフェーズドアレイ音響装置。

【0127】7. 前記クロスポイントスイッチが、前記 受信トランスデューサ素子の幾つかから前記加算遅延線 の前記タップの少なくとも1つに前記信号を接続するよ うに構成及び配列されている、6項に記載のフェーズド アレイ音響装置。

【0128】8. 前記グループ内受信プロセッサが、前記クロスポイントスイッチに接続する固定利得増幅器のネットワークをも含み、前記ネットワーク及び前記クロスポイントスイッチが、重みつき利得を前記信号に加えて、前記重みつき利得信号を前記加算遅延線の少なくとも1つの前記タップに接続するように配列されている、6項に記載のフェーズドアレイ音響装置。

【0129】9. 前配被検体部位付近に配置可能であり、前記トランスデューサ素子を収容するように構成されているハンドルと、集積された状態に構成されている 30 前記グループ内受信プロセッサを収容するように構成されるコネクタとをさらに含む、1項又は2項に配載のフェーズドアレイ音響装置。

【0130】10. 被検体部位を画像化するためのフェ ーズドアレイ音響装置であって:多数のトランスデュー サ素子を含む送信アレイ (30A) と;被検体部位に放射 される送信音響ビームを生成するように構成及び配列さ れている前記トランスデューサ素子に接続される幾つか の送信ビームフォーマチャンネル (411、412、…41m) を含む送信ビームフォーマ (40) と;幾つかの受信サブ 40 アレイ (421、422、…424) に割り付けられている多数 のトランスデューサ素子を含む受信アレイ(308)と; 前記幾つかの受信サブアレイに接続する幾つかのグルー プ内受信プロセッサ(441、442、…44n)と、このグル ープ内受信プロセッサの各々が前記接続するサブアレイ の前記トランスデューサ素子から、前記送信音響ビーム からのエコーに呼応してトランスデューサ信号を受信す るように配列され、前記グループ内受信プロセッサの各 々が、前記受信したトランスデューサ信号を遅延させる ように配列される遅延素子(1181、1182、…1184)を

形成するアナログRAM索子 (210) と、前記遅延され たトランスデューサ信号を受信し、前記遅延されたトラ ンスデューサ信号を加算するように構成されている加算 秦子 (120) とを含み;受信ビームフォーマ (46) と、 この受信ピームフォーマ (46) が、前記幾つかのグルー プ内受信プロセッサに接続されている幾つかの処理チャ ンネル (481、482、・・・48m) と、この処理チャンネルの 各々が前記グループ内受信プロセッサから受信した信号 を遅延することによって前配エコーから受信ビームを合 成するように構成及び配列されているピームフォーマ遅 延機構を含み、前記処理チャンネルから信号を受信して 加算するように構成及び配列されているビームフォーマ 加算機構(50)とを含み、そして;前配受信ビームフォ ーマから受信した信号を基にして前記被検体部位の画像 を形成するように構成及び配列されている画像生成器 (58) とを含むことを特徴とするフェーズドアレイ音響

32

#### [0131]

【発明の効果】開示される超音波撮像装置及び方法は、 20 非常に多くの数のトランスデューサ素子を備えるトラン スデューサアレイ (12) もしくはピームフォーマチャン ネルよりも多くの数のトランスデューサ素子を備えるト ランスデューサアレイを利用する。この撮像装置は、幾 つかの送信サブアレイ (311、312、…31m) に割り当て られる多数のトランスデューサ素子を含む送信アレイ (30A) と、幾つかの受信サブアレイ(421、422、・・・42 n) に割り当てられる多数のトランスデューサ素子を含 む送信アレイ (30B) とを含む。また装置は、送信サブ アレイに接続され、被検体部位に向けられる送信音響ビ 一ムを発生するように構成されて配置される幾つかのグ ループ内送信プロセッサ(381、382、…38m)と、受信 サプアレイに接続される幾つかの受信プロセッサ(4) 41、442、···44n) とを含む。各グループ内受信プロセ ッサは、接続されたサプアレイのトランスデューサ素子 から、送信音響ビームからのエコーに呼応してトランス デューサ信号を受信するように配列される。各グループ 内受信プロセッサは、受信されたトランスデューサ信号 を遅延して加算するように構成された遅延及び加算素子 を含む。また装置は、グループ内受信プロセッサに接続 される幾つかの処理チャンネル(481、482、···48n)を 含む受信ビームフォーマ (46) を含み、各処理チャンネ ルは、グループ内受信プロセッサから受信された信号を 遅延することによってエコーから受信ビームを合成する ように構成されて配列されるビームフォーマ遅延機構 と、処理チャンネルからの信号を受信して加算するよう に構成されて配列されるビームフォーマ加算機構(加算 接続点) (50) とを含む。撮像生成器 (58) は、受信ビ ームフォーマから受信された信号に基づいて被検体部位 の画像を形成するように構成されて配列されている。こ 50 の装置は寸法、コスト、複雑さの点で実用的であり、十 分に速く動作して、動く身体の器官の二次元画像もしく は三次元画像が得られる。

#### 【図面の簡単な説明】

【図1】フェーズドアレイアレイ超音波撮像システムを 図解したものである。

【図2】図1の撮像システムのハンドルに組み込まれた 二次元トランスデューサアレイ及び対応する電子部品の 概略図である。

【図3】幾つかのグループ内送信及び受信プロセッサに 接続される超音波トランスデューサのアレイを有する撮 10 である。 **像システムの概略図である。** 

【図4】図3に示される送信グループ内プロセッサに接 続される送信ビームフォーマチャンネルの実施例の概略 図である。

【図5】図3に示される送信グループ内プロセッサに接 続される送信ビームフォーマチャンネルの実施例の概略 図である。

【図6】図4及び図5の実施例で用いられるデジタルバ ルス発生器の概略図である。

準パルスのタイミング図を示す。

【図8】図6のデジタルパルス発生器と共に用いられる 送信回路の概略図である。

【図9】フリップフロップ回路で作ったプログラム可能 な遅延線の概略図である。

【図10】図9のプログラム可能な遅延線中に用いられ るデュアルクロックフリップフロップの概略図である。

【図11】図3のグループ内受信プロセッサ中に用いら れる加算遅延線のプロック図である。

【図12】図3のグループ内受信プロセッサ中に用いら 30 40:送信ビームフォーマ、 れる加算接続点に接続するプログラム可能な遅延線のブ ロック図である。

【図13】プログラム可能な遅延線として用いられる、 出力タップ及び入力タップをそれぞれ有するタップ付遅 延線の概略図である。

【図14】プログラム可能な遅延線として用いられる、 出力タップ及び入力タップをそれぞれ有するタップ付遅 延線の概略図である。

【図15】プログラム可能な遅延線として用いられる、 出力タップ及び入力タップをそれぞれ有するサンプラー 40 174: サンプルホールド回路、 線の概略図である。

【図16】プログラム可能な遅延線として用いられる、 出力タップ及び入力タップをそれぞれ有するサンプラー 線の概略図である。

【図17】遅延素子として用いられる能動フィルタの概

34

【図18】遅延案子として用いられる能動フィルタの概 略図である。

【図19】遅延素子として用いられる能動フィルタの概 略図である。

【図20】図15、図16、図17、図18及び図19 の実施例において用いられる単位利得バッファの概略図

【図21】遅延素子として用いられるスイッチキャパシ タフィルタの概略図である。

【図22】遅延素子として用いられるスイッチキャパシ タフィルタの概略図である。

【図23】プログラム可能な遅延案子として用いられる アナログランダムアクセスメモリ索子の概略図である。

【図24】アナログランダムアクセスメモリ素子を用い たプログラム可能な遅延線の実用例の概略図である。

【図25】プログラム可能な遅延素子又はプログラム可 【図7】図6のデジタルパルス発生器により発生した基 20 能な遅延線として用いることができる電荷結合素子の概 略図である。

> 【図26】電荷結合素子を用いたタップ付遅延線の実用 例の概略図である。

> 【図27】図3に示されるグループ内送信プロセッサ及 びグループ内受信プロセッサに接続されるトランスデュ ーササブアレイ用の制御回路の概略図である。

【符号の説明】

30A: 送信アレイ、

30B: 受信アレイ、

41: 送信ビームフォーマチャンネル、

42: 受信サブアレイ、

44: グループ内受信プロセッサ、

46: 受信ビームフォーマ、

48: 処理チャンネル、

50:ピームフォーマ加算機構、

58: 画像生成器、


118:遅延素子、


120:加算素子、

210: アナログRAM素子、


230:電荷結合素子

【図4】








[図5]





【図3】























【図23】



【図26】



[図27]



#### フロントページの続き

(72) 発明者 カール・イー・シエル アメリカ合衆国マサチューセッツ州01810, アンドオーパー, クノルクレスト・ドライ ブ・4

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.